英文縮寫

　　ARM：Advanced RISC Machine

　　AAPCS：ARM Architecture Process call standard ARM體系結(jié)構(gòu)過程調(diào)用標(biāo)準(zhǔn)

　　RISC： Reduced Instruction Set Computer 精簡(jiǎn)指令集計(jì)算機(jī)

　　RTOS：Real Time Operating System 實(shí)時(shí)操作系統(tǒng)

　　DMA：Direct Memory Access 存儲(chǔ)器直接訪問

　　EXTI: External Interrupts 外部中斷

　　FSMC: Flexible static memory controller 可變靜態(tài)存儲(chǔ)控制器

　　FPB：flash patch and breakpoint FLASH 轉(zhuǎn)換及斷電單元

　　HSE：Hign speed external

　　HSI: High speed internal

　　LSE: Low Speed external

　　LSI: Low Speed Internal

　　LSU: load store unit 存取單元

　　PFU: prefetch unit 預(yù)取單元

　　ISR：Interrupt Service Routines 中斷服務(wù)程序

　　NMI: Nonmaskable Interrupt 不可屏蔽中斷

　　NVIC: Nested Vectored Interrupt Controller

　　MPU: Memory Protection Unit

　　MIPS:million instructions per second 每秒能執(zhí)行的百萬條指令的條數(shù)

　　RCC：Reset and clock control 復(fù)位和時(shí)鐘控制

　　RTC: Real-Time Clock 實(shí)時(shí)時(shí)鐘

　　IWDG: independent watchdog

　　WWDG：Window watchdog

　　TIM：timer 定時(shí)器

　　端口

　　AFIO：alternate function IO 復(fù)用IO端口

　　GPIO：general purpose input/output 通用IO端口

　　IOP(A-G):IO port A - IO port G (例如：IOPA:IO port A)

　　CAN：Controller area network

　　FLITF：The Flash memory interface 閃存存儲(chǔ)器接口

　　I2C： Inter-integrated circuit

　　IIS： integrate interface of sound 集成音頻接口

　　JTAG：joint test action group 聯(lián)合測(cè)試行動(dòng)小組

　　SPI：Serial Peripheral Interface

　　SDIO: SD I/O

　　UART: Universal Synchr./Asynch. Receiver Transmitter

　　USB: Universal Serial Bus

　　寄存器相關(guān)

　　CPSP： Current Program Status Register 當(dāng)前程序狀態(tài)寄存器

　　SPSP： saved program status register 程序狀態(tài)備份寄存器

　　CSR：clock control/status register 時(shí)鐘控制狀態(tài)寄存器

　　LR： link register 鏈接寄存器

　　SP： stack pointer 堆棧指針

　　MSP: main stack pointer 主堆棧指針

　　PSP：process stack pointer 進(jìn)程堆棧指針

　　PC： program counter 程序計(jì)數(shù)器

　　調(diào)試相關(guān)

　　ICE：in circuit emulator 在線仿真

　　ICE Breaker 嵌入式在線仿真單元

　　DBG：debug 調(diào)試

　　IDE：integrated development environment 集成開發(fā)環(huán)境

　　DWT: data watchpoint and trace 數(shù)據(jù)觀測(cè)與跟蹤單元

　　ITM: instrumentation trace macrocell 測(cè)量跟蹤單元

　　ETM： embedded trace macrocell 嵌入式追蹤宏單元

　　TPIU：trace port interface unit 跟蹤端口接口單元

　　TAP： test access port 測(cè)試訪問端口

　　DAP: debug access prot 調(diào)試訪問端口

　　TP: trace port 跟蹤端口

　　DP：debug port 調(diào)試端口

　　SWJ-DP: serial wire JTAG debug port 串行-JTAG 調(diào)試接口

　　SW-DP: serial wire debug port 串行 調(diào)試接口

　　JTAG-DP：JTAG debug port JTAG 調(diào)試接口

　　系統(tǒng)類

　　IRQ： interrupt request 中斷請(qǐng)求

　　FIQ： fast interrupt request 快速中斷請(qǐng)求

　　SW：software 軟件

　　SWI： software interrupt 軟中斷

　　RO:read only 只讀(部分)

　　RW:read write 讀寫(部分)

　　ZI:zero initial 零初始化(部分)

　　BSS：Block Started by Symbol 以符號(hào)開始的塊(未初始化數(shù)據(jù)段)

　　總線

　　Bus Matrix 總線矩陣

　　Bus Splitter 總線分割

　　AHB-AP：advanced High-preformance Bus-access port

　　APB:advanced peripheral bus

　　APB1: low speed APB

　　APB2: high speed APB

　　PPB： Private Peripheral Bus 專用外設(shè)總線

　　雜類

　　ALU：Arithmetic Logical Unit 算術(shù)邏輯單元

　　CLZ： count leading zero 前導(dǎo)零計(jì)數(shù)(指令)

　　SIMD： single instruction stream multiple data stream 單指令流，多數(shù)據(jù)流

　　VFP： vector floating point 矢量浮點(diǎn)運(yùn)算

　　詞匯/詞組

　　Big Endian 大段存儲(chǔ)模式

　　Little Endian 小段存儲(chǔ)模式

　　context switch 任務(wù)切換(上下文切換)(CPU寄存器內(nèi)容的切換)

　　task switch 任務(wù)切換

　　literal pool 數(shù)據(jù)緩沖池

　　詞匯類/單詞

　　arbitration 仲裁

　　access 訪問

　　assembler 匯編器

　　disassembly 反匯編

　　binutils 連接器

　　bit-banding 位段(技術(shù))

　　bit-band alias 位段別名

　　bit-band region 位段區(qū)域

　　banked 分組

　　buffer 緩存/

　　ceramic 陶瓷

　　fetch 取指

　　decode 譯碼

　　execute 執(zhí)行

　　Harvard 哈佛(架構(gòu))

　　handler 處理者

　　heap 堆

　　stack 棧

　　latency 延時(shí)

　　load (LDR) 加載(存儲(chǔ)器內(nèi)容 加載到 寄存器Rn)

　　store (STR) 存儲(chǔ)(寄存器Rn內(nèi)容 存儲(chǔ)到 存儲(chǔ)器)

　　Loader 裝載器

　　optimization 優(yōu)化

　　process 進(jìn)程/過程

　　thread 線程

　　prescaler 預(yù)分頻器

　　prefetch 預(yù)讀/預(yù)取指

　　perform 執(zhí)行

　　pre-emption 搶占

　　tail-chaining 尾鏈

　　late-arriving 遲到

　　resonator 共振器

　　指令相關(guān)

　　instructions 指令

　　pseudo-instruction 偽指令

　　directive 偽操作

　　comments 注釋

　　FA full ascending 滿棧遞增(方式)

　　EA empty ascending 空棧遞增(方式)

　　FD full desending 滿棧遞減(方式)

　　ED empty desending 空棧遞減(方式)

　　翻譯

　　1.number of wait states for a read operation programmed on-the-fly

　　動(dòng)態(tài)設(shè)置(programmed on-the-fly)的 讀操作的 等待狀態(tài)數(shù)目

　　參考文章

　　1.BSS的參考：http://baike.baidu.com/view/453125.htm?fr=ala0_1

　　BSS是Unix鏈接器產(chǎn)生的未初始化數(shù)據(jù)段。其他的段分別是包含程序代碼的“text”段和包含已初始化數(shù)據(jù)的“data”段。BSS段的變量只有名稱和大小卻沒有值。此名后來被許多文件格式使用，包括PE。“以符號(hào)開始的塊”指的是編譯器處理未初始化數(shù)據(jù)的地方。BSS節(jié)不包含任何數(shù)據(jù)，只是簡(jiǎn)單的維護(hù)開始和結(jié)束的地址，以便內(nèi)存區(qū)能在運(yùn)行時(shí)被有效地清零。BSS節(jié)在應(yīng)用程序的二進(jìn)制映象文件中并不存在。

　　在采用段式內(nèi)存管理的架構(gòu)中(比如intel的80x86系統(tǒng))，bss段(Block Started by Symbol segment)通常是指用來存放程序中未初始化的全局變量的一塊內(nèi)存區(qū)域，一般在初始化時(shí)bss 段部分將會(huì)清零。bss段屬于靜態(tài)內(nèi)存分配，即程序一開始就將其清零了。

　　比如，在C語言之類的程序編譯完成之后，已初始化的全局變量保存在.data 段中，未初始化的全局變量保存在.bss 段中。

　　text和data段都在可執(zhí)行文件中(在嵌入式系統(tǒng)里一般是固化在鏡像文件中)，由系統(tǒng)從可執(zhí)行文件中加載;而bss段不在可執(zhí)行文件中，由系統(tǒng)初始化。

　　2.ISR的參考： http://baike.baidu.com/view/32247.html?fromTaglist

　　3.DMA的參考： http://baike.baidu.com/view/32471.htm?fr=ala0_1

　　在實(shí)現(xiàn)DMA傳輸時(shí)，是由DMA控制器直接掌管總線，因此，存在著一個(gè)總線控制權(quán)轉(zhuǎn)移問題。即DMA傳輸前，CPU要把總線控制權(quán)交給DMA控制器，而在結(jié)束DMA傳輸后，DMA控制器應(yīng)立即把總線控制權(quán)再交回給CPU。

　　一個(gè)完整的DMA傳輸過程必須經(jīng)過下面的4個(gè)步驟。

　　1.DMA請(qǐng)求 CPU對(duì)DMA控制器初始化，并向I/O接口發(fā)出操作命令，I/O接口提出DMA請(qǐng)求。

　　2.DMA響應(yīng) DMA控制器對(duì)DMA請(qǐng)求判別優(yōu)選級(jí)及屏蔽，向總線裁決邏輯提出總線請(qǐng)求。當(dāng)CPU執(zhí)行完當(dāng)前總線周期即可釋放總線控制權(quán)。此時(shí)，總線裁決邏輯輸出總線應(yīng)答，表示DMA已經(jīng)響應(yīng)，通過DMA控制器通知I/O接口開始DMA傳輸。

　　3.DMA傳輸 DMA控制器獲得總線控制權(quán)后，CPU即刻掛起或只執(zhí)行內(nèi)部操作，由DMA控制器輸出讀寫命令，直接控制RAM與I/O接口進(jìn)行DMA傳輸。

　　4.DMA結(jié)束當(dāng)完成規(guī)定的成批數(shù)據(jù)傳送后，DMA控制器即釋放總線控制權(quán)，并向I/O接口發(fā)出結(jié)束信號(hào)。當(dāng)I/O接口收到結(jié)束信號(hào)后，一方面停止I/O設(shè)備的工作，另一方面向CPU提出中斷請(qǐng)求，使CPU從不介入的狀態(tài)解脫，并執(zhí)行一段檢查本次DMA傳輸操作正確性的代碼。最后，帶著本次操作結(jié)果及狀態(tài)繼續(xù)執(zhí)行原來的程序。

　　由此可見，DMA傳輸方式無需CPU直接控制傳輸，也沒有中斷處理方式那樣保留現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)的過程，通過硬件為RAM與I/O設(shè)備開辟一條直接傳送數(shù)據(jù)的通路，使CPU的效率大為提高。