嵌入式常見英文縮寫和英文詞匯

　　(

　　搜集中

　　)

　　英文縮寫

　　ARM

　?。?/span>

　　Advanced RISC Machine

　　AAPCS

　　：

　　ARM Architecture Process call standard ARM

　　體系結構過程調用標準

　　RISC

　?。?/span>

　　Reduced Instruction Set Computer

　　精簡指令集計算機

　　RTOS

　　：

　　Real Time Operating System

　　實時操作系統(tǒng)

　　DMA

　?。?/span>

　　Direct Memory Access

　　存儲器直接訪問

　　EXTI: External Interrupts

　　外部中斷

　　FSMC: Flexible static memory controller

　　可變靜態(tài)存儲控制器

　　FPB

　?。?/span>

　　flash patch and breakpoint FLASH

　　轉換及斷電單元

　　HSE

　　：

　　Hign speed external

　　HSI: High speed internal

　　LSE: Low Speed external

　　LSI: Low Speed Internal

　　LSU: load store unit

　　存取單元

　　PFU: prefetch unit

　　預取單元

　　ISR

　?。?/span>

　　Interrupt Service Routines

　　中斷服務程序

　　NMI: Nonmaskable Interrupt

　　不可屏蔽中斷

　　NVIC: Nested Vectored Interrupt Controller

　　MPU: Memory Protection Unit

　　MIPS:million instructions per second

　　每秒能執(zhí)行的百萬條指令的條數(shù)

　　RCC

　?。?/span>

　　Reset and clock control

　　復位和時鐘控制

　　RTC: Real-Time Clock

　　實時時鐘

　　IWDG: independent watchdog

　　WWDG

　?。?/span>

　　Window watchdog

　　TIM

　　：

　　timer

　　定時器

　　端口

　　AFIO

　?。?/span>

　　alternate function IO

　　復用

　　IO

　　端口

　　GPIO

　?。?/span>

　　general purpose input/output

　　通用

　　IO

　　端口

　　IOP

　　(

　　A-G

　　)

　　:IO port A - IO port G (

　　例如：

　　IOPA:IO port A)

　　CAN

　　：

　　Controller area network

　　FLITF

　?。?/span>

　　The Flash memory interface

　　閃存存儲器接口

　　I2C

　　：

　　Inter-integrated circuit

　　IIS

　?。?/span>

　　integrate interface of sound

　　集成音頻接口

　　JTAG

　　：

　　joint test action group

　　聯(lián)合測試行動小組

　　SPI

　?。?/span>

　　Serial Peripheral Interface

　　SDIO: SD I/O

　　UART: Universal Synchr./Asynch. Receiver Transmitter

　　USB: Universal Serial Bus

　　寄存器相關

　　CPSP

　　：

　　Current Program Status Register

　　當前程序狀態(tài)寄存器

　　SPSP

　?。?/span>

　　saved program status register

　　程序狀態(tài)備份寄存器

　　CSR

　　：

　　clock control/status register

　　時鐘控制狀態(tài)寄存器

　　LR

　?。?/span>

　　link register

　　鏈接寄存器

　　SP

　?。?/span>

　　stack pointer

　　堆棧指針

　　MSP: main stack pointer

　　主堆棧指針

　　PSP

　　：

　　process stack pointer

　　進程堆棧指針

　　PC

　?。?/span>

　　program counter

　　程序計數(shù)器

　　調試相關

　　ICE

　　：

　　in circuit emulator

　　在線仿真

　　ICE Breaker

　　嵌入式在線仿真單元

　　DBG

　?。?/span>

　　debug

　　調試

　　IDE

　?。?/span>

　　integrated development environment

　　集成開發(fā)環(huán)境

　　DWT: data watchpoint and trace

　　數(shù)據(jù)觀測與跟蹤單元

　　ITM: instrumentation trace macrocell

　　測量跟蹤單元

　　ETM

　?。?/span>

　　embedded trace macrocell

　　嵌入式追蹤宏單元

　　TPIU

　　：

　　trace port interface unit

　　跟蹤端口接口單元

　　TAP

　?。?/span>

　　test access port

　　測試訪問端口

　　DAP: debug access prot

　　調試訪問端口

　　TP: trace port

　　跟蹤端口

　　DP

　?。?/span>

　　debug port

　　調試端口

　　SWJ-DP: serial wire JTAG debug port

　　串行

　　-JTAG

　　調試接口

　　SW-DP: serial wire debug port

　　串行

　　調試接口

　　JTAG-DP

　　：

　　JTAG debug port JTAG

　　調試接口

　　系統(tǒng)類

　　IRQ

　?。?/span>

　　interrupt request

　　中斷請求

　　FIQ

　?。?/span>

　　fast interrupt request

　　快速中斷請求

　　SW

　?。?/span>

　　software

　　軟件

　　SWI

　?。?/span>

　　software interrupt

　　軟中斷

　　RO:read only

　　只讀(部分)

　　RW:read write

　　讀寫(部分)

　　ZI:zero initial

　　零初始化(部分)

　　BSS

　　：

　　Block Started by Symbol

　　以符號開始的塊(未初始化數(shù)據(jù)段)

　　總線

　　Bus Matrix

　　總線矩陣

　　Bus Splitter

　　總線分割

　　AHB-AP

　?。?/span>

　　advanced High-preformance Bus-access port

　　APB:advanced peripheral bus

　　APB1: low speed APB

　　APB2: high speed APB

　　PPB

　　：

　　Private Peripheral Bus

　　專用外設總線

　　雜類

　　ALU

　?。?/span>

　　Arithmetic Logical Unit

　　算術邏輯單元

　　CLZ

　　：

　　count leading zero

　　前導零計數(shù)(指令)

　　SIMD

　?。?/span>

　　single instruction stream multiple data stream

　　單指令流，多數(shù)據(jù)流

　　VFP

　?。?/span>

　　vector floating point

　　矢量浮點運算

　　詞匯

　　/

　　詞組

　　Big Endian

　　大段存儲模式

　　Little Endian

　　小段存儲模式

　　context switch

　　任務切換(上下文切換)

　　(

　　CPU

　　寄存器內容的切換)

　　task switch

　　任務切換

　　literal pool

　　數(shù)據(jù)緩沖池

　　詞匯類

　　/

　　單詞

　　arbitration

　　仲裁

　　access

　　訪問

　　assembler

　　匯編器

　　disassembly

　　反匯編

　　binutils

　　連接器

　　bit-banding

　　位段(技術)

　　bit-band alias

　　位段別名

　　bit-band region

　　位段區(qū)域

　　banked

　　分組

　　buffer

　　緩存

　　/

　　ceramic

　　陶瓷

　　fetch

　　取指

　　decode

　　譯碼

　　execute

　　執(zhí)行

　　Harvard

　　哈佛(架構)

　　handler

　　處理者

　　heap

　　堆

　　stack

　　棧

　　latency

　　延時

　　load (LDR)

　　加載(存儲器內容

　　加載到

　　寄存器

　　Rn

　　)

　　store (STR)

　　存儲(寄存器

　　Rn

　　內容

　　存儲到

　　存儲器)

　　Loader

　　裝載器

　　optimization

　　優(yōu)化

　　process

　　進程

　　/

　　過程

　　thread

　　線程

　　prescaler

　　預分頻器

　　prefetch

　　預讀

　　/

　　預取指

　　perform

　　執(zhí)行

　　pre-emption

　　搶占

　　tail-chaining

　　尾鏈

　　late-arriving

　　遲到

　　resonator

　　共振器

　　指令相關

　　instructions

　　指令

　　pseudo-instruction

　　偽指令

　　directive

　　偽操作

　　comments

　　注釋

　　FA full ascending

　　滿棧遞增(方式)

　　EA empty ascending

　　空棧遞增(方式)

　　FD full desending

　　滿棧遞減(方式)

　　ED empty desending

　　空棧遞減(方式)

　　翻譯

　　1.number of wait states for a read operation programmed on-the-fly

　　動態(tài)設置(

　　programmed on-the-fly

　　)的

　　讀操作的

　　等待狀態(tài)數(shù)目

　　參考文章

　　1.BSS

　　的參考：

　　http://baike.baidu.com/view/

　　453125.htm?fr=ala0_1

　　BSS

　　是

　　Unix

　　鏈接器產生的未初始化數(shù)據(jù)段。其他的段分別是包含程序代碼的

　　“text”

　　段和包含

　　已初始化數(shù)據(jù)的

　　“data”

　　段。

　　BSS

　　段

　　的變量只有名稱和大小卻沒有值。此名后來被許多文件格

　　式使用，包括

　　PE

　　。

　　“

　　以符號開始的塊

　　”

　　指的是編譯器處理未初始化數(shù)據(jù)的地方。

　　BSS

　　節(jié)不包含

　　任何數(shù)據(jù)，只是簡單的維護開始和結束的地址，以便內存區(qū)能在運行時被有效地清零。

　　BSS

　　節(jié)在應用程序的二進制映象文件中并不存在。

　　在采用段式內存管理的架構中

　　(比如

　　intel

　　的

　　80x86

　　系統(tǒng))

　　，

　　bss

　　段

　　(

　　Block Started by Symbol

　　segment

　　)通常是指用來存放程序中未初始化的全局變量的一塊內存區(qū)域，一般在初始化時

　　bss

　　段部分將會清零。

　　bss

　　段屬于靜態(tài)內存分配，即程序一開始就將其清零了。

　　比如，在

　　C

　　語言之類的程序編譯完成之后，已初始化的全局變量保存在

　　.data

　　段中，未

　　初始化的全局變量保存在

　　.bss

　　段中。

　　text

　　和

　　data

　　段都在可執(zhí)行文件中(在嵌入式系統(tǒng)里一般是固化在鏡像文件中)

　　，由系統(tǒng)

　　從可執(zhí)行文件中加載;而

　　bss

　　段不在可執(zhí)行文件中，由系統(tǒng)初始化。

　　2.ISR

　　的參考：

　　http://baike.baidu.com/view/

　　32247.html?fromTaglist

　　3.DMA

　　的參考：

　　http://baike.baidu.com/view/

　　32471.htm?fr=ala0_1

　　在實現(xiàn)

　　DMA

　　傳輸時，是由

　　DMA

　　控制器直接掌管總線，因此，存在著一個總線控制權轉移

　　問題。

　　即

　　DMA

　　傳輸前，

　　CPU

　　要把總線控制權交給

　　DMA

　　控制器，

　　而在結束

　　DMA

　　傳輸后，

　　DMA

　　控制器應立即把總線控制權再交回給

　　CPU

　　。

　　一個完整的

　　DMA

　　傳輸過程必須經(jīng)過下面的

　　4

　　個步驟。

　　1.DMA

　　請求

　　CPU

　　對

　　DMA

　　控制器初始化，

　　并向

　　I/O

　　接口

　　發(fā)出操作命令，

　　I/O

　　接口提出

　　DMA

　　請求。

　　2.DMA

　　響應

　　DMA

　　控制器對

　　DMA

　　請求判別優(yōu)選級及屏蔽，向總線裁決邏輯提出總線請

　　求。當

　　CPU

　　執(zhí)行完當前總線周期即可釋放總線控制權。此時，總線裁決邏輯輸出總線應答，

　　表示

　　DMA

　　已經(jīng)響應，通過

　　DMA

　　控制器通知

　　I/O

　　接口開始

　　DMA

　　傳輸。

　　3.DMA

　　傳輸

　　DMA

　　控制器獲得總線控制權后，

　　CPU

　　即刻掛起或只執(zhí)行內部操作，

　　由

　　DMA

　　控制器輸出讀寫命令，直接控制

　　RAM

　　與

　　I/O

　　接口進行

　　DMA

　　傳輸。

　　4.DMA

　　結束當完成規(guī)定的成批數(shù)據(jù)傳送后，

　　DMA

　　控制器即釋放總線控制權，并向

　　I/O

　　接口發(fā)出結束信號。當

　　I/O

　　接口收到結束信號后，一方面停止

　　I/O

　　設備的工作，另一方面向

　　CPU

　　提出中斷請求，使

　　CPU

　　從不介入的狀態(tài)解脫，并執(zhí)行一段檢查本次

　　DMA

　　傳輸操作正確

　　性的代碼。最后，帶著本次操作結果及狀態(tài)繼續(xù)執(zhí)行原來的程序。

　　由此可見，

　　DMA

　　傳輸方式無需

　　CPU

　　直接控制傳輸，也沒有中斷處理方式那樣保留現(xiàn)場

　　和恢復現(xiàn)場的過程，通過硬件為

　　RAM

　　與

　　I/O

　　設備開辟一條直接傳送數(shù)據(jù)的通路，使

　　CPU

　　的

　　效率大為提高。